April 5, 2012September 1, 2016blog, electronica Clock signaal toevoegen in VHDL Een clocksignaal voeg je toe in je testbench. [crayon lang=”VHDL”] ARCHITECTURE … OF … IS SIGNAL clock : std_ulogic := ‘0’; … […] 0 Shares
