September 22, 2012electronica Bemonsteren (sampling) van een continue signaal Als we een tijdcontinue signaal $$x_c(t)$$ hebben, dan in zijn discrete voorstelling […] 0 Shares
June 19, 2012June 19, 2012electronica Convert integer to a vector in VHDL [crayon lang=”VHDL”] library IEEE; use IEEE.std_logic_1164.all; use IEEE.STD_LOGIC_ARITH.all; use IEEE.numeric_std.all; use IEEE.STD_LOGIC_UNSIGNED.all; […] 0 Shares
April 5, 2012September 1, 2016blog, electronica Clock signaal toevoegen in VHDL Een clocksignaal voeg je toe in je testbench. [crayon lang=”VHDL”] ARCHITECTURE … […] 0 Shares